Nachrichtenverarbeitung Entwurf von Schaltwerken mit Mikroprozessoren [Paperback]

1. Wesen freiprogrammierbarer Logik.- 1.1. Abgrenzung zur festverdrahteten Logik.- 1.2. Prinzipieller Aufbau eines Mikrocomputers.- 2. Informationsdarstellung im Mikrocomputer.- 2.1. Zahlendarstellung.- 2.2. Zeichendarstellung.- 2.3. Befehlsdarstellung.- 3. Architektur eines hypothetischen Mikrocomputers.- 3.1. Grundstruktur.- 3.2. Bus-System.- 3.3. Mikroprozessor.- 3.3.1. Register.- 3.3.1.1. Befehlsregister.- 3.3.1.2. Akkumulatoren.- 3.3.1.3. Statusregister.- 3.3.1.4. Befehlsz?hler.- 3.3.1.5. Operanden-Adre?-Register.- 3.3.1.6. Indexregister.- 3.3.1.7. Stapelzeiger.- 3.3.2. Rechenwerk.- 3.3.3. Steuerlogik.- 3.4. Halbleiterspeicher.- 3.4.1. Schreib-Lese-Speicher.- 3.4.1.1. Prinzipielle Speicherorganisation.- 3.4.1.2. Speicherbaustein des hypothetischen Mikrocomputers.- 3.4.1.3. Anschlu? des Speichers an den Bus.- 3.4.2. Festwertspeicher.- 3.5. Ein-Ausgabebausteine.- 3.5.1. Baustein f?r parallele Ein-Ausgabe.- 3.5.1.1. Grundprinzip der parallelen Ein-Ausgabe.- 3.5.1.2. Hypothetischer Ein-Ausgabebaustein.- 3.5.1.3. Funktion des Datenrichtungsregisters.- 3.5.1.4. Funktion des Steuerregisters.- 3.5.1.5. Adressierung der Register.- 3.5.2. Baustein f?r. serielle Ein- und Ausgabe.- 3.6. Z?hler-Zeitgeberbaustein.- 3.7. Baustein zur Unterbrechungssteuerung.- 3.8. Minimalkonfiguration des Mikrocomputers.- 3.9. Spezielle Funktionsabl?ufe im Mikrocomputer.- 3.9.1. Ablauf eines Ladevorganges.- 3.9.2. Programmunterbrechung.- 3.9.3. Quittungsbetrieb.- 4. Programmierung von Mikrocomputern.- 4.1. Programmiersprachen.- 4.1.1. Maschinensprache.- 4.1.2. Assemblersprache.- 4.2. Adressierungsarten.- 4.2.1. Implizierte Adressierung.- 4.2.2. Unmittelbare Adressierung.- 4.2.3. Absolute Adressierung.- 4.2.4. Indizierte Adressierung.- 4.2.5. Relative Adressierung.- 4.3. Befehlsliste.- 4.3.1. Datentransportbefehle.- 4.3.2. Arithmetische und logische Befehle.- 4.3.3. Sprung- und Verzweigungsbefehle.- 4.3.4. Sonderbefehle.- 4.4. Entwicklung eines einfachen Programms.- 5. Simulation von Schaltnetlc/